寄存器与Cache有何区别？
在RAM和CPU之间插入缓存组件cache，以提高CPU读写程序和数据的速度。
寄存器是CPU内部的部件，由于CPU的速度远高于主存，因此CPU需要等待一定的时间。
高速缓存直接从内存中访问数据，存储最近使用过或重复使用过的一段数据。
当CPU再次使用这条数据时；可以直接从Cache中调用，减少了CPU的等待时间，提高了系统性能。
缓存提供快速的读写速度；存储容量小；其特点是价格高、停电后丢失。
寄存器访问方法
寄存器是两种类型的数字存储：串行和并行。
采取方法。
将N位二进制数存储在寄存器中或一次从寄存器中读取的方法称为并行方法。
n乘以n位二进制数；这种方法称为串行法，每次除以1位，存储在寄存器中，并从寄存器中读出。
并行方法只需要一个时钟脉冲即可完成一个数据周期运行速度较快，但需要n条输入输出数据线。
串行方式需要几个小时才能完成一次输入或输出操作，但处理速度较慢。
只需一根输入或输出数据线，传输线少，适合耐用。
-范围齿轮。
cpu的主要组成部分是什么？
CPU由算术逻辑部件、寄存器部件和控制部件组成。
中央处理单元主要包括运算单元（算术逻辑单元，ALU，ArithmeticLogicUnit）和高速缓冲存储器（Cache）以及连接它们之间的数据（Data）。
控制和状态总线（Bus）。
它们与内存（Memory）和输入/输出（I/O）设备并称为电子计算机的三大主要部件。
1.逻辑组件
英文运算逻辑组件；您可以执行定点或浮点算术运算、移位运算和逻辑运算，以及地址运算和转换。
2.寄存器
注册表组件包括寄存器、特殊寄存器和控制寄存器。
通用寄存器可分为定点数和浮点数。
它们用于保存寄存器操作数以及在指令执行期间临时存储的中间（或最终）操作的结果。
通用寄存器是CPU的重要组成部分之一。
3.控制单元</p>
英文控制单元；控制单元主要负责解码指令并发出完成每个控制信号指令所需执行的各个步骤。
四。
有两种结构：一种是以微存储为核心的微程序控制方式；另一种是基于逻辑布线结构的控制方法。
微代码保存在微存储器中。
每个微代码对应一种最基本的微操作，也称为微指令；每条指令都由不同的微代码序列组成。
该微代码序列由一个微程序组成。
中央处理器对指令译码后，发出一定序列的控制信号，并按照一定的顺序和微周期执行这些微代码确定的若干微操作，完成指令的执行。
简单指令由（3～5）个微操作组成，而复杂指令由几十甚至上百个微操作组成。
扩展信息
CPU天梯图
在主存和cpu之间增+cache的目的是
详情如下。在主存和CPU之间添加缓存的目的是为了解决CPU和内存之间的速度匹配问题。
高速缓冲存储器位于处理器和主存储器DRAM之间。
它是一种小型、高速存储器，通常由SRAM（静态存储器）组成。
处理器的速度比主存快几十倍，缓存必须与两者的速度相匹配。
高速缓存对于处理器来说是透明的，处理器无法看到高速缓存执行的操作。
因此，增加缓存并不等同于增加通用寄存器的数量。
计算机处理器是解释和执行指令的功能单元。
它也称为中央处理器或CPU。
这是计算机的中枢神经系统，与处理器和内存周围的设备（称为外设）（例如键盘）不同。
、显示器、磁盘、磁带机等。
都是设备。
每种类型的处理器都有一套独特的操作命令，可以称为处理器的指令集，如store、load等。
都是操作命令。
计算机设计者喜欢将计算机称为机器，这就是为什么指令集有时被称为机器指令，而编写这些指令的二进制语言也被称为机器语言。
中央处理器（CPU）是计算机的计算心脏和控制心脏。
cache的作用是什么？
高速缓存是一种小容量、高速的临时存储器，可以用高速静态存储器芯片来实现，也可以集成到处理器芯片中，用来存储最常访问的指令或处理器操作数据。
缓存的作用：
缓存实际上是一种小容量的本地存储器，配置用于将由DRAM组成的大容量内部存储器视为高速存储器，通常由构成高速静态存储器。
这种本地内存是面向CPU的，引入它是为了减少或消除CPU和内存之间的速度差异对系统性能的影响。
高速缓存通常包含内部存储器部分的副本（副本），它对应于处理器最近使用的数据和程序代码。
缓存效率是指充分利用程序访问内存的时间和空间上的局部区域。
也就是说，对于大多数程序来说，特定的区域会在一定的时间范围内被重复访问。
例如PUSH/POP指令的操作在栈顶顺序执行、变量的重用、子程序的重复调用等，都是这种本土文化的实际例子。
。
因此，如果在特定的时间片内，将低速、大容量的内存替换为与本地总线相连的高速缓存，作为CPU集中重复访问的区域，系统性能将得到显着提高。
系统开机或复位时，缓存中没有任何。
当CPU发送一组地址访问内部存储器时，所访问存储器的同时被“复制”到高速缓存中。
随后，每次CPU访问内存时，缓存控制器都会检查CPU发送的地址，以确定CPU要访问的地址单元是否在缓存中。
如果是这种情况，则称为缓存未命中，处理器可以以极快的速度对其执行读/写操作；如果没有，则称为缓存未命中，此时；它必须从内存中访问并存储。
与本次访问相邻的存储区域的被复制到Cache中。
在未命中期间访问内存可能比访问没有缓存的内存需要更多的等待周期，这会降低系统效率。
程序中的调用、跳转等指令会造成无区域操作，降低成功率。
因此，提高命中率是缓存设计的主要目标。
详细信息：
Cache的工作原理
Cache的工作原理是基于访问的局部性程序。
对大量典型程序执行情况的分析结果表明，在较短的时间间隔内，程序产生的地址往往集中在内存逻辑地址空间的小范围内。
指令地址的分配本质上是连续的，循环程序段和子程序段必须被执行多次。
因此，随着时间的推移，对这些地址的访问自然会集中。
这种数据分布集中的趋势并不是和指令一样明显，但是存储和访问数组以及选择工作单元可以使内存地址相对集中。
这种频繁访问局部范围内的内存地址而很少访问该范围外的地址的现象称为程序访问局部性。
根据程序局部性原理，可以在CPU的主存和通用寄存器之间配置一块容量较小的快速存储器，用于传输靠近地址的部分指令或数据。
从主存执行的指令。
加载此内存供CPU使用一段时间。
这对于提高程序的执行速度有很大的作用。
这种介于主存和处理器之间的高速、小容量存储器称为高速缓冲存储器（Cache）。
基于这一原理，系统不断地将与当前指令集相关的后续相对较小的指令集从内存读取到缓存，然后高速传输到处理器，以获得速度匹配。
当处理器向内存请求数据时，通常会先访问缓存。
由于局部性原则不能保证请求的数据100%在缓存中，所以这里存在命中率。
即处理器在任何时刻都能可靠地从缓存中获取数据的概率。
成功率越高，正确获取数据的可靠性就越大。
一般来说，缓存的存储容量比主存小很多，但也不能太小，否则会导致命中率太低；增加成本，而且当容量超过一定值后也会增加成本“成功率不会随着容量的增加而大幅增加。
只要缓存空间与主存空间在一定范围内保持适当比例的映射关系，缓存命中率仍然相当高。
一般情况下，Cache与内存的空间比例为4:1000，即128KB的Cache可以映射32MB的内存；256KBCache可以映射64MB内存。
在这种情况下，成功率超过90%。
至于没有到达的数据，CPU必须直接从内存中获取。
检索时，也会复制到缓存中，以供下次访问。
参考来源：百度百科-CACHE内存
